Nou estandard UCIe per als chiplets

Una nova forma d’integrar totes les diferents funcionalitats d’un xip, fa temps que va agafant força: es tracta del disseny en chiplets, que consisteix a construir el xip a partir de diferents components especialitzats que s’integren per oferir el conjunt d’operacions que els cal.

Respecte als processadors amb disseny monolític, és a dir, aquells que integren tots els xips i nuclis sota un mateix encapsulat, el disseny en chiplets és molt més escalable i, a més, permet abaratir costos i reduir la possibilitat de fallades en un processador.

L’Universal Chiplet Interconnect Express (UCIe) és un nou estàndard que té com a objectiu fer que els diferents fabricants d’aquests subcomponents facin servir el mateix sistema de connexió, de forma que puguin ser més fàcilment intercanviable, independentment de quin sigui el fabricant o la tecnologia de fabricació emprada.

De moment, l’esforç ja ha unit alguns dels fabricants de semiconductors i empreses tecnològiques més importants del món. AMD, ASE, ARM, Google Cloud, Intel, Meta, Microsoft, Qualcomm, Samsung i fins i tot TSMC.
Però no s’hi han adherit fabricants com NVIDIA.

De totes maneres aquest ja és un bon indici, i tot fa pensar que aquest projecte podria anar guanyant pes al futur.

El resultat d’això de cara a l’usuari final serà la reducció de preus en els xips, especialment important donada l’actual carència que hi ha ara al mercat, fins al punt de provocar parades en cadenes de producció.